基于纯verilogFPGA的双线性差值视频缩放
功能：利用双线性差值算法，pc端HDMI输入视频缩小或放大，然后再通过HDMI输出显示，可以任意缩放。
缩放模块仅含有ddr ip，手写了 ram,fifo 代码，可以较为轻松地移植到其他平台。
硬件平台：易灵思 ti60f225
EDA平台：efinity
YID:93100750860248606
TaoJiawei
基于纯verilogFPGA的双线性差值视频缩放
在上方输入框输入您的关键词，然后点击搜索，词语越短越好(2个字最佳)
QQ客服：27699885 微信客服：shujuqudong1 微信客服：shujuqudong6
本站为优质资料，数量有限，如果找不到需求，可查阅全站 https://wekup.cn/ 资源更丰富
