Verilog编写的串口收发程序，工作稳定。
代码经过实际应用验证，经过高低温等环境实验验证。
有需要的可以联系了
接收帧格式:
帧头 帧长 控制字 数据 校验和 帧尾
EB90 XX XXXX XXXX SUM 146F
发送帧格式：
帧头 帧长 数据 校验和 帧尾
EB90 XX XXXX SUM 146F
YID:3830621394431584
j***1
Verilog编写的串口收发程序，工作稳定。
相关推荐
- fpga can控制器Verilog，节省你的电路板面积
- fpga 以太网升级程序。
- AD9361纯逻辑FPGA驱动，单音信号收发例程，可动态配置9361，verilog代码，Vivado 2019.1工程。
- fpga 以太网w5500 SPI传输80MHz FPGA verilog TCP客户端驱动源码，8个SOCKET都可用，SPI频率80MHZ,硬件验
- 基于纯verilogFPGA的双线性差值视频缩放
- xilinx FPGA利用can IP实现can总线通信verilog源码，直接可用，注释清晰。
- xilinx vivado verilog srio源代码工程，包含维护包、读写和门铃等功能，顶层封装为fifo，操作简单，简单修
- 基于Fpga的hbm2系统设计：
